Intel macht Fortschritte bei Halbleiterherstellung der nächsten Generation

Intel hat einen wichtigen Meilenstein für die Einführung der Halbleiterherstellung der nächsten Generation erreicht: Das Unternehmen konnte komplett funktionsfähige 70 Megabit Static Random Access Memory (SRAM) Zellen mit mehr als einer halben Milliarde Transistoren unter Verwendung der 65 Nanometer (nm) Halbleiterherstellung fertigen. Damit liegt das Unternehmen innerhalb des selbst auferlegten Zeitplans, alle zwei Jahre eine neue Halbleiterherstellungstechnik einzuführen und somit das Moore'sche Gesetz fortzuschreiben.

Die Transistoren der neuen 65 nm Fertigung arbeiten mit Transitorgates von nur 35 nm - etwa 30% kleiner als die Gate-Längen der bei Intel aktuell verwendeten 90 nm Fertigung. Zum Vergleich: Atome sind etwa 0,1 - 0,5 nm im Durchmesser und ein Nanometer verhält sich zu einem Meter wie der Durchmesser einer Haselnuss zu dem der Erde.

Die neue Halbleiterfertigungstechnik erlaubt noch mehr Transistoren auf einen einzelnen Chip zu quetschen. Das ermöglicht Intel die weitere Integration von Halbleiterkomponenten und so in Zukunft z.B. Prozessoren mit mehreren Rechenkernen zu bauen und zusätzliche Funktionen in Prozessoren zu integrieren; etwa Sicherheits- und Virtualisierungsfunktionen. Intels neue 65 nm Fertigung beinhaltet darüber hinaus einige einzigartige Merkmale zur Reduzierung der Leistungsaufnahme und zur Steigerung der Leistungsfähigkeit.

"Intel ist weiterhin erfolgreich bei der Verkleinerung der Chipstrukturen durch Innovation mit neuen Materialien, Prozesstechniken und Halbleiterstrukturen," sagte Sunlin Chou, Senior Vice President und General Manager der Intel Technology und Manufacturing Group. "Intels 65 nm Halbleiterfertigung zeichnet sich aus durch industrieführende Packungsdichte, hohe Leistung und niedrigen Stromverbrauch. Das wird in Zukunft Chips mit verbesserten Eigenschaften und höherer Rechenleistung ermöglichen. Unsere 65 nm Technik liegt im Zeitplan für eine Einführung in 2005 und verlängert so die Gültigkeit des Moore'schen Gesetzes."

Im November 2003 gab Intel bekannt, dass die Firma mit Hilfe der 65 nm Prozesstechnik SRAM-Zellen mit 4 Mbit hergestellt hatte. Seitdem hat Intel die Techniken verfeinert und nun SRAM Zellen mit 70 Mbit auf einer Chipfläche von nur 110 Quadratmillimetern gefertigt. Kleine SRAM Speicherzellen ermöglichen größere Zwischenspeicher bei Mikroprozessoren und erhöhen die Rechenleistung. Jede SRAM Zelle basiert auf sechs Transistoren auf einer Fläche von nur 0,57 µm2. Rund 10 Millionen solcher Transistoren würden auf einen Quadratmillimeter passen, was ungefähr der Fläche einer Kugelschreiberspitze entspricht.

Neue Stromspartechniken für die 65 nm Fertigung
Laut dem Gesetz von Moore verdoppelt sich die Anzahl der Transistoren auf einem Chip ungefähr alle zwei Jahre. Dank dieser Entwicklung lassen sich Halbleiterbauelemente mit immer mehr Funktionen und immer höherer Leistungsfähigkeit zu gleichbleibenden oder sogar niedrigeren Kosten herstellen. Kleinere Transistoren haben jedoch mit steigenden Problemen bei Stromverbrauch und Wärmeabgabe zu kämpfen. Es ist deshalb notwendig, neue Eigenschaften, Techniken und Strukturen in der Halbleiterfertigung einzuführen, um weiteren Fortschritt zu ermöglichen. Um Stromverbrauch und Wärmeabgabe zu kontrollieren, hat Intel bei der 65 nm Technik spezielle Stromspartechniken implementiert.

Intel entwickelte für die 65 nm Prozesstechnik seine führende Strained Silicon Technik weiter. Die erste Generation dieser Technik wurde bei der 90 nm Halbleiterherstellung eingeführt. Mit Strained Silicon wird die Atomstruktur im Transistor für eine höhere Elektronenmobilität verändert. Mit dieser Technik werden Transistoren schneller und können mehr Strom schalten. Intels zweite Generation von Strained Silicon für den 65 nm Prozess verbessert die Transistorleistung um etwa 10 bis 15 Prozent ohne dabei Leckströme zu erhöhen. Alternativ lassen sich mit dieser Technik bei gleichbleibender Transistorleistung die Leckströme auf ein Viertel reduzieren. Somit bieten die Transistoren aus Intels 65 nm Halbleiterherstellungstechnik eine verbesserte Leistung ohne die Leckströme deutlich anzuheben (höhere Leckströme würden mehr Wärme produzieren - ein unerwünschter Effekt).

Intels Transistoren der 65 nm Fertigung haben eine reduzierte Gatelänge von nur 35 nm und das Gate-Oxid ist 1,2 nm dünn - zusammen führt das zu erhöhter Performance bei reduzierter Gate-Kapazität. Die reduzierte Gate-Kapazität resultiert in geringerem Stromverbrauch eines Chips. Die neue Fertigung ist mit acht Kupfer-Metalllagen ausgeführt und nutzt zwischen diesen Metalllagen eine Isolierschicht mit geringer Dielektrizität, was die Signalgeschwindigkeit innerhalb eines Chips erhöht und nochmals den Stromverbrauch verringert.

Intel hat in die 65 nm SRAM Zellen auch sogenannte Sleep Transistoren integriert. Diese speziellen Transistoren schalten den Stromfluß zu größeren zusammengeschalteten SRAM-Blöcken ab, wenn diese nicht gebraucht werden. Das eleminiert einen bedeutenden Stromverbraucher auf einem Chip. Vor allem Batterie-betriebene Geräte profitieren davon.

"Intel arbeitet aktiv an Lösungen für die Probleme der Halbleiterindustrie bei Leistungsaufnahme und Wärmeabgabe," fügt Chou hinzu. "Wir verfolgen einen ganzheitlichen Ansatz, der Systeme, Chips und Technologien einbezieht. Die Neuerungen bei unserer 65 nm Fertigung gehen über einfache Erweiterungen bekannter Techniken hinaus."

Die 65 nm Fertigung auf 300 mm Wafern wird derzeit in Intels Entwicklungsfabrik D1D in Hillsboro, Oregon erprobt.

Weitere Informationen zur 65 nm Halbleiterfertigung wird Intel in einem Vortrag auf dem IEEE International Electron Devices Meeting in San Francisco im Dezember bekannt geben.

Generell veröffentlicht Intel Informationen zur eigenen Halbleiterforschung hier:

http://www.intel.com/research/silicon