Fehlerlose Designs auf Anhieb - Chip2Nite 2.1 von Silicon Dimensions kann jetzt SDC-Dateien automatisch prüfen

Marlborough, Mass., 11. März 2005 - Silicon Dimensions bietet branchenweit führende Technologien für die Designplanungsphase an, die Entwicklungsingenieuren dabei helfen, komplexe integrierte Schaltungen effizienter und preisgünstiger zu entwickeln.

Das Unternehmen hat heute bekannt gegeben, dass Chip2Nite jetzt SDC-Dateien ('Synopsys Design Constraints') automatisch lesen und prüfen kann. Logikentwickler sind so in der Lage, die Dateien schon früh im Entwicklungsprozess zu verifizieren. Bisher mussten Kunden die SDC-Dateien manuell eingeben, um diese auf Vollständigkeit und Genauigkeit zu prüfen und Designstatistiken zu erzeugen. Chip2Nite 2.1 automatisiert diesen Prozess direkt auf Dateiebene, korrekte und präzise Designs werden so auf Anhieb möglich, und Wochen an Entwicklungszeit lassen sich einsparen.

"Eines der brennendsten Anliegen unserer Kunden ist die Tatsache, dass Probleme in SDC-Dateien gewaltige Hürden bei der Projektrealisierung darstellen," erklärte Michael Munsey, Vice President Marketing bei Silicon Dimensions. "Sind die SDC-Dateien schon von vorneherein nicht ganz korrekt, so scheinen sich Designfehler im Laufe des Entwicklungsprozesses zu potenzieren. Die neue Chip2Nite-Version sorgt von Anfang an dafür, dass solche Probleme gar nicht erst auftreten."

Silicon Dimensions hat das Feedback seiner Kunden in den Ausbau seiner Chip2Nite DRC-Suite (Design Rule Checking) einfließen lassen und gewährleistet damit eine noch höhere Genauigkeit der Designanalyse. Als Toolsuite der nächsten Generation für Floorplanning, Seed Placement und Analyse beinhaltet Chip2Nite erstklassige Funktionen für die automatische Platzierung von Makros und das Floorplanning von Blöcken.

Chip2Nite 2.1 unterstützt darüber hinaus jetzt auch Gruppen und Regionen. Entwickler können so Logik in Gruppen aufteilen und ihnen spezielle Regionen im Floorplan zuweisen. Neue Post Placement-Analysefunktionen ermöglichen zum Beispiel die Analyse der Pindichte und so eine Vermeidung von Staubereichen; und auch Top-Level-Pins werden unterstützt. Die neue Chip2Nite-Version bietet auch Verbesserungen in punkto Geschwindigkeit und Kapazität, die sich wie ein roter Faden durch die gesamte Plattform ziehen und zu einer Verkürzung der typischen Ladezeiten von Datenbasen um den Faktor 5-10 führen - ein kritischer Punkt für die schnelle Realisierung von Prototypen und einer "Was wäre wenn"-Analyse.

Durch die zusätzlichen Funktionen und Verbesserungen erübrigen sich kostspielige Iterationen zwischen Logikdesign und physikalischem Design, was zu einer Reduktion der Gesamtentwicklungszeit von mehr als 20 Prozent führt. Logikentwickler können ein physikalisch realisierbares Design abliefern, ohne teure Ressourcen rund um das physikalische Design in Anspruch zu nehmen, während sich die an der physikalischen Realisierung arbeitenden Ingenieure auf ihre Layoutaspekte im Nanometerbereich konzentrieren können, ohne sich um die Probleme der Logikentwicklung kümmern zu müssen.

Bessere Kommunikation, optimale Investitionsnutzung

Mit Chip2Nite steht ein universelles Kommunikationsinstrument zwischen Logikentwicklern und Layoutingenieuren zur Verfügung. Logikentwickler können damit aktiv am physikalischen Realisierungsprozess partizipieren, indem sie die physikalischen Gegebenheiten auf ihre Logikwelt abbilden und so Probleme leichter beheben können. Unproduktive Phasen aufgrund von Fehlkommunikation lassen sich mit dieser Datenbasis und ihren universellen Schnittstellen deutlich reduzieren. Eine wesentlich effizientere Lösung von Designproblemen wird möglich.

http://www.sidimensions.com/

Sie möchten permanent über neue Produkte informiert werden? Der electronic-data Newsletter hält Sie immer up-to-date
Gratis-Newsletter abonnieren