Altera
 
Rund um das Produkt
Anbieter
Verfügbarkeit
Produktportrait
Kleinmengen-Bezug
OEM-Bezug
Muster-Bezug

Sie möchten permanent über neue Produkte informiert werden? Der electronic-data Newsletter hält Sie immer up-to-date

Gratis-Newsletter abonnieren


FPGA-Coprozessor


Altera liefert schnellsten FFT-IP-Core
Neuer IP-Core ist prädestiniert als FPGA-Coprozessor für Anwendungen wie Software-Radios,
Bildverarbeitung, Sonar oder drahtlose Infrastrukturen


San Jose, Kalifornien, 1. April 2004 - Altera stellte mit der FFT MegaCore Function 2.0 den schnellsten FFT (Fast Fourier Transformation) IP-Core vor. Die Implementierung ist für die FPGA-Familien Stratix, Stratix II und Cyclone optimiert. Mit seiner hohen Geschwindigkeit, geringen Leistungsaufnahme und geringen Kosten erlaubt der neue Core die Verlagerung von rechenintensiven FFT-Funktionen bei Signalverarbeitungsaufgaben auf einen FPGA-Coprozessor.

Neue drahtlose Kommunikations-Infrastrukturen, militärische und Flugüberwachungs-Applikationen sowie Software-Radios erfordern eine sehr präzise Signalverarbeitung, die herkömmliche DSP-Implementierungen nicht mehr leisten können. FPGA-Coprozessoren, die rechenintensive Aufgaben von DSPs übernehmen können, sind dafür prädestiniert, die Systemleistung deutlich zu erhöhen. Diese Coprozessoren sind ideal für die Implementierung von FFT-Funktionen in DSP-Applikationen.

Vergleicht man entsprechende Daten, dann ist der neue FFT-Core in einer Stratix-Implementierung bei etwa gleicher Leistungsaufnahme fünfmal so schnell und halb so teuer wie die leistungsfähigste DSP-FFT-Implementierung. Darüber hinaus ist der neue Altera-Core viermal so schnell als andere FPGA-basierte FFT-Cores und liefert eine Auflösung von 16K Punkten. Wird der FFT-Core z.B. in einem Stratix EP1S20 implementiert, dann benötigt er etwa 70 Prozent der Logik-Ressourcen und liefert eine Transformations-Rechenzeit von nur 1,7 µs, bei weniger als 1 W Leistungsaufnahme. Auf der Basis des EP1S20-Preises für Einheiten von 10 000 Stück kommt die FFT-Implementierung auf Kosten von nur 48 US-Dollar.

Der Core bietet eine maximale Taktfrequenz von 300 MHz und erreicht damit eine 20mal schnellere Rechenzeit als die Vorgänger-Version. Die Vorteile bei Kosten, Geschwindigkeit, und Verlustleistung können noch erhöht werden, wenn das Design in einem strukturierten ASIC der HardCopy-Stratix-Familie implementiert wird.

Der neue voll integrierte FFT-IP-Core von Altera beinhaltet neben der FFT-Funktion auch ein Daten-RAM und einen zweifachen (twiddle) ROM-Speicher. Der Core ist dafür ausgelegt die DSP-Blöcke der Stratix II-Familie effektiv zu nutzen. Er verfügt über ein einfach anzuwendendes grafisches Benutzer-Interface und unterstützt Windows, Solaris und Linux. Eine leistungsfähige Wurzel-4-FFT-Funktion mit 4 Ausgängen kann die Berechnung von 1 K Transformationspunkten in nur 1,3 µs ausführen. Die FFT-MegaCore-Funktion kann Recheneinheiten mit einem und vier Ausgängen parallel unterstützen. Außerdem werden mehrere Betriebsarten für den I/O-Datenfluss (Streaming, buffered Burst, Burst), ein Atlantik-Interface und IP-Simulationsmodelle für VHDL- und Verilog HDL-Simulatoren unterstützt.

"Dieser neue IP-Core ermöglicht die kosteneffektive Implementierung eines Coprozessors mit gleichzeitiger Steigerung der Systemleistungsfähigkeit," sagte Craig Lytle, Vice President des IP-Geschäftsbereiches von Altera. " Neben dem neuen IP-Core hat Altera sein komplettes DSP-IP-Portfolio weiter verbessert, damit unsere Kunden von den DSP-Vorteilen der Stratix II-Familie bestmöglich profitieren können.

Verfügbarkeit
Der neue FFT-IP-Core ist ab sofort für eine einmalige Lizenzgebühr von 7.999 US-Dollar verfügbar.

Weitere Informationen zu den IP-Cores von Altera sind erhältlich unter:


http://www.altera.com/products/ip/dsp/transforms/m-ham-fft.html

 


Stratix II
Stratix II sind die komplexesten und schnellsten FPGAs. Entwickelt auf Basis einer komplett neuen Logikstruktur, bieten die Stratix II-FPGAs die doppelte Komplexität, sind doppelt so schnell und kosten etwa 40 Prozent weniger als ihrer Stratix-Vorgänger. Gefertigt von TSMC mit einem 90-nm-Prozess und Low-k-Dielektrikum auf 300-mm-Wafern, ermöglicht die Logikstruktur der Stratix II-Bausteine die Integration von mehr Funktionalität auf weniger Chipfläche.

Weitere Informationen über Stratix II sind erhältlich unter:

http://www.altera.com/stratix2

 


Altera
Altera Corporation (Nasdaq: ALTR) ist der Pionier von SOPC(System On a Programmable Chip)-Lösungen. Auf Basis von programmierbarer Logik zusammen mit Software, Intellectual Property (IP) und technischer Dienstleistungen bietet Altera leistungsfähige programmierbare Lösungen für weltweit mehr als 14 000 Kunden.

 
Vorname:
Nachname:
Datum:
E-Mail-Adresse:
Bemerkungen:
Plz:
Ort:
Tel:
Fax:
Datenblatt:
Kennziffer
11_203
Rubrik:
Firma:

 

           
© Global Consulting 2004